再上一篇:6.6.4 Windows CE 设备驱动开发
上一篇:附录 A ARM 指令集、ARM 寻址方式和 Thumb 指令集速查表
主页
下一篇:表A-3 Thumb 指令速查表
再下一篇:附录 B ARM 指令集编码和 Thumb 指令集编码
文章列表

表 A –2 ARM 寻址方式速查表

嵌入式系统(修订本)——Intel XScale 结构与开发 陈章龙 著

寻址方式 2--- Word and Unsigned Byte Data Transfer

Pre-indexed Immediate offset Zero Offset Register Offset

Scaled register offset

Post-indexed Immediate offset Register Offset Scaled register offset

[Rn,#±<immed_12>]{!} [Rn]

[Rn, ±Rm]{!}

[Rn, ±Rm,LSL #<immde_5>]{!} [Rn, ±Rm,LSR#<immde_5>]{!} [Rn, ±Rm,ASR#<immde_5>]{!} [Rn, ±Rm,ROR#<immde_5>]{!} [Rn, ±Rm,RRX]{!}

[Rn],# ±<immed_12> [Rn], ±Rm

[Rn], ±Rm,LSL#<immed_5> [Rn], ±Rm,LSR#<immed_5> [Rn], ±Rm,ASR#<immed_5> [Rn], ±Rm,ROR#<immed_5>

[Rn], ±Rm,RRX

Equivalent to[Rn,#0] Allowed shifts 0-31

Allowed shifts 1-32

Allowed shifts 1-32

Allowed shifts 1-31

Allowed shifts 0-31

Allowed shifts 1-32

Allowed shifts 1-32

Allowed shifts 1-31

ARM 架构版本

n

ARM 架构n 版本

nT

ARM 架构n 版本T 分支

M

ARM 架构3M 和4 版本M 分支

nE

ARM 架构n 版本E 分支

505

寻址方式3 -----Halfword and Signed Byte Data Transfer

Pre-indexed Immediate offset Zero Offset Register

Post-indexed Immediate offset

Register

[Rn],#±<immed_8>{!} [Rn]

[Rn, ±Rm]{!}

[Rn],# ±<immed_8> [Rn], ±Rm

Equivalent to[Rn,#0]

PSR 字段

后缀

含义

c

控制段屏蔽码

PSR[7:0]

f

标志段屏蔽码

PSR[31:24]

s

状态段屏蔽码

PSR[23:16]

x

扩展段屏蔽码

PSR[15:8]

条件代码 含义 标志位状态显示

506

EQ

相等/是否为0

Z 置位

NE

不等

Z 清零

CS/ HS*

进位置位/大于

C 置位

CC/L O*

进位清零/小于

C 清零

MI

结果为负

N 置位

PL

结果为正

N 清零

VS

溢出

V 置位

VC

无溢出

V 清零

HI*

大于

C 置位并且Z 清零

LS*

小于

C 清零或Z 置位

GE*

大于等于

N 等于V

LT*

小于等于

N 不等于V

GT*

大于

Z 清零或N 等于V

LE*

小于等于

Z 置位或N 不等于V

AL

始终

任何

表中符号说明

{!}

Update base register after data transfer if ! present.(Post-indexed always updates)

<immed_8r>

A 32-bit constant , formed by right-rotating an 8-bit value by an even number of bits

±

+or-. (+may be omitted)

507