再上一篇:5.5.5 异步静态存贮器
上一篇:5.5.6 16 位 PC 卡/紧缩 FLASH 接口
主页
下一篇:5.5.8 启动存储器选项和设置
再下一篇:5.6 LCD 控制器
文章列表

5.5.7 伴侣芯片接口

嵌入式系统(修订本)——Intel XScale 结构与开发 陈章龙 著

图 5-9 两个插座的扩展卡外部逻辑
应用处理机可以两种方式与伴侣(Companion)芯片相接。

z 轮流(Alternate)总线主机方式

z 可变延迟I/O

一、轮流总线主机方式
应用处理机支持在存储器总线上的另一个主器件。另一个主器件通过 MBREQ

(GPIO14)和 MBGNT(GPIO13)使用硬件握手方式来控制总线。在另一个主器件要 控制存储器总线时,它使 MBREQ 有效。这使 SDCKE1 无效,使用于 SDRAM 块 0 的 所有存储器总线脚(nSDCS0、MA25~0、NOE、NEW、NSDRAS、NSDCAS、SDCLK1、 MD31~0、DQM3~0)变为三态。所有其它存储器和 16 位 PC 脚均可保持输出状态。 RD/NWB 仍为低。然后应用处理机使 MBGNT 有效,另一个主器件开始驱动所有脚, 包括SDCHC1,应用处理器重新使SDCKE 有效。它的硬件连接方法见图5-10。
图 5-10 轮流总线主机扩展方式
二、可变延迟 I/O
图5-11 给出了可变延迟I/O 方式的伴侣芯片扩展方法。

图 5-11 可变延迟 I/O 扩展方法