再上一篇:5.4.4 应用举例
上一篇:5.5 系统存贮器接口
主页
下一篇:5.5.3 SDRAM 接口方法
再下一篇:5.5.4 同步静态存贮器接口
文章列表

5.5.2 存贮器接口功能

嵌入式系统(修订本)——Intel XScale 结构与开发 陈章龙 著

一、SDRAM
应用处理机支持四个 16 或 32 位宽的 SDRAM 块,每个块为 64M 字节存贮器空间,但 每块的实际大小取决于 SDRAM 设置。四个块可分为两对:0/1 对和 2/3 对。一对中的两块 的大小和设置必须相同,两对可不同(例如,0/1 对可为32 位数据总线的100MHZ SDRAM, 而2/3 对可为16 位数据总线的50MHZ SDRAM。)
应用处理机的SDRAM 控制器包括下列信号:

z 4 个块选择(nSDCS3~0)

z 4 个字节选择(DQM3~0)

z 15 个多路区/行/列地址信号(MA24~10)。

z 1 个写允许(nWE)

z 1 个列地址选通(nSDCAS) z 1 个行地址选通(nSDRAS) z 1 个时钟允许(SDCKE1)

z 2 个时钟(SDCLK2,1) z 32 位数据(MD31~0) 应用处理机在正常操作期间执行自动刷新(CBR),在睡眠方式支持自我刷新SDRAM。

可置位 SDRAM 的自动掉电方式以在非访问相应 SDRAM 块时自动禁止它的时钟和时钟允 许。
二、静态存贮器/可变延迟 I/O 接口
静态存贮器/可变延迟I/O 接口具有六根片选信号(nCS5~0)和26 根字节地址(MA25~0), 可访问六个区的多至64M 存贮器。每个片选可分别编程,支持下列静态存贮器类型之一:

z nCS5~0 支持非成批ROM 或FLASH 存贮器。

z nCS5~0 支持成批ROM 或FLASH 存贮器(带非成批写入)。

z nCS5~0 支持成批或非成批SRAM。

z nCS5~0 支持可变延迟I/O。

z nCS3~0 支持同步静态存贮器。

可变延迟 I/O 与 SRAM 的不同之处在于它允许数据准备好输入(RDY),它可插入可变 长度等待状态。对各种静态存贮器类型,每根片选分别设置为16 位或32 位数据总线。nOE 用于读出,nPWE 用于可变延迟 I/O 写入,nWE 用于其他静态器件的写入。对 SRAM 和可 变延迟I/O,DQM3~0 为读和写的字节选择。
在应用处理机退出复位时,它从对应于由 nCS0 的地址 0x00 取和执行指令。引导 ROM
必须位于此地址。BOOT_SEL 脚决定引导存贮器的类型。
三、16 PC 卡和紧凑 FLASHCF)接口
应用处理机的卡接口基于PC 卡标准2.1 和CF+和CF 标准1.4。除了地址线(MA25~0)、 数据线(MD15~0)外,它们包含支持两个卡插座的16 位PC 卡/CF 卡的控制信号:

z nPREG:与MA26 分路,选择寄存器空间(I/O 或特性)。

z nPOE 和nPWE:允许所有存贮器和特性读和写。

z nPIOR、nPIOW 和nIOIS16:控制I/O 读和写。

z nWAIT:允许扩展访问时间。

z nPCE2 和nPCE1 为16 位数据总线的高和低位字节选择。

z PSKTSEL:选择两个卡插座之一。